SoiTec a conclu un partenariat stratégique avec Powerchip Semiconductor Manufacturing Corporation (PSMC).
Dans le cadre de cette collaboration, Soitec fournira à PSMC des substrats de 300 mm, "compatibles avec le Transistor Layer Transfer (TLT), démontrant ainsi la possibilité d'empilement au niveau du wafer de puces en 3D", selon les termes techniques du Français. Il s'agit de la première annonce publique concernant la technologie TLT de Soitec qui ajoute que cette technologie ouvre la voie à une nouvelle génération de semi-conducteurs qui permettent de développer des puces plus puissantes, plus compactes et moins énergivores, pour des applications potentielles allant des smartphones, tablettes et appareils dotés d'intelligence artificielle aux systèmes de conduite autonome.
Pour répondre à la demande croissante en faveur de puces plus rapides et moins énergivores, Soitec a développé une technologie permettant le transfert à grande vitesse de couches de transistors ultra-minces sur différents types de wafers - un besoin essentiel pour l'intégration hétérogène, où divers composants de puces sont combinés dans un seul boîtier.
La collaboration entre Soitec et PSMC s'inscrit dans le cadre des initiatives de coopération existantes entre la France et Taïwan dans le domaine des semi-conducteurs en général et de l'IA en particulier.